IC čipovi s integriranim krugom na jednom mjestu kupite EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Atributi proizvoda
TIP | OPIS |
Kategorija | Integrirani krugovi (IC) Ugrađen CPLD (kompleksni programabilni logički uređaji) |
Proizv | Intel |
Niz | MAX® II |
Paket | Ladica |
Standardni paket | 90 |
Status proizvoda | Aktivan |
Programabilni tip | U Programibilnom sustavu |
Vrijeme odgode tpd(1) Max | 4,7 ns |
Napajanje naponom – interno | 2,5 V, 3,3 V |
Broj logičkih elemenata/blokova | 240 |
Broj makroćelija | 192 |
Broj I/O | 80 |
Radna temperatura | 0°C ~ 85°C (TJ) |
Vrsta montaže | Površinska montaža |
Paket / Kutija | 100-TQFP |
Paket uređaja dobavljača | 100-TQFP (14×14) |
Osnovni broj proizvoda | EPM240 |
Cijena je bila jedan od glavnih problema s kojima se suočavaju 3D pakirani čipovi, a Foveros će biti prvi put da ih Intel proizvodi u velikim količinama zahvaljujući svojoj vodećoj tehnologiji pakiranja.Intel, međutim, kaže da su čipovi proizvedeni u 3D Foveros paketima cjenovno izuzetno konkurentni standardnim dizajnima čipova – au nekim slučajevima čak mogu biti i jeftiniji.
Intel je dizajnirao Foveros čip da bude što je moguće jeftiniji i da još uvijek ispunjava navedene ciljeve tvrtke u pogledu performansi – to je najjeftiniji čip u paketu Meteor Lake.Intel još nije podijelio brzinu Foveros međusobnog povezivanja/bazne pločice, ali je rekao da komponente mogu raditi na nekoliko GHz' u pasivnoj konfiguraciji (izjava koja implicira postojanje aktivne verzije posredničkog sloja koji Intel već razvija ).Stoga Foveros ne zahtijeva od dizajnera kompromis u vezi s ograničenjima propusnosti ili latencije.
Intel također očekuje da će se dizajn dobro mjeriti u pogledu performansi i cijene, što znači da može ponuditi specijalizirane dizajne za druge tržišne segmente ili varijante verzije visokih performansi.
Trošak naprednih čvorova po tranzistoru eksponencijalno raste kako se procesi silicijskih čipova približavaju svojim granicama.A projektiranje novih IP modula (kao što su I/O sučelja) za manje čvorove ne daje veliki povrat ulaganja.Stoga ponovna upotreba nekritičnih pločica/chipleta na 'dovoljno dobrim' postojećim čvorovima može uštedjeti vrijeme, troškove i razvojne resurse, a da ne spominjemo pojednostavljenje procesa testiranja.
Za pojedinačne čipove, Intel mora testirati različite elemente čipa, kao što su memorija ili PCIe sučelja, uzastopno, što može biti dugotrajan proces.Nasuprot tome, proizvođači čipova također mogu testirati male čipove istovremeno kako bi uštedjeli vrijeme.poklopci također imaju prednost u dizajniranju čipova za određene raspone TDP-a, budući da dizajneri mogu prilagoditi različite male čipove kako bi odgovarali njihovim dizajnerskim potrebama.
Većina ovih točaka zvuči poznato i sve su to isti čimbenici koji su AMD doveli do putanje čipseta 2017. AMD nije bio prvi koji je koristio dizajn temeljen na čipsetu, ali je bio prvi veliki proizvođač koji je koristio ovu filozofiju dizajna za masovno proizvoditi moderne čipove, nešto na što je Intel izgleda došao malo kasno.Međutim, Intelova predložena tehnologija 3D pakiranja daleko je složenija od AMD-ovog organskog međuslojnog dizajna, koji ima i prednosti i nedostatke.
Razlika će se na kraju odraziti na gotove čipove, a Intel kaže da se očekuje da će novi 3D skupljeni čip Meteor Lake biti dostupan 2023. godine, a Arrow Lake i Lunar Lake 2024. godine.
Intel je također rekao da se očekuje da će čip superračunala Ponte Vecchio, koji će imati više od 100 milijardi tranzistora, biti u srcu Aurore, najbržeg superračunala na svijetu.