red_bg

proizvoda

Originalna podrška BOM čip elektroničke komponente EP4SE360F35C3G IC FPGA 744 I/O 1152FBGA

Kratki opis:


Pojedinosti o proizvodu

Oznake proizvoda

Atributi proizvoda

 

TIP OPIS
Kategorija Integrirani krugovi (IC)  Ugrađen  FPGA (Field Programmable Gate Array)
Proizv Intel
Niz *
Paket Ladica
Standardni paket 24
Status proizvoda Aktivan
Osnovni broj proizvoda EP4SE360

Intel otkriva pojedinosti o 3D čipu: može složiti 100 milijardi tranzistora, planira se lansirati 2023.

3D naslagani čip Intelov je novi smjer za dovođenje u pitanje Mooreova zakona slaganjem logičkih komponenti u čipu kako bi se dramatično povećala gustoća CPU-a, GPU-a i AI procesora.Budući da se procesi čipova približavaju zastoju, ovo bi mogao biti jedini način da se nastavi poboljšavati performanse.

Nedavno je Intel predstavio nove detalje svog 3D Foveros dizajna čipova za nadolazeće čipove Meteor Lake, Arrow Lake i Lunar Lake na konferenciji industrije poluvodiča Hot Chips 34.

Nedavne glasine sugerirale su da će Intelov Meteor Lake biti odgođen zbog potrebe za prebacivanjem Intelove GPU ploče/čipseta sa TSMC 3nm čvora na 5nm čvor.Iako Intel još uvijek nije podijelio informacije o specifičnom čvoru koji će koristiti za GPU, predstavnik tvrtke rekao je da se planirani čvor za GPU komponentu nije promijenio i da je procesor na putu za pravovremeno izdanje 2023. godine.

Značajno je da će ovaj put Intel proizvesti samo jednu od četiri komponente (CPU dio) korištene za izradu svojih čipova Meteor Lake – TSMC će proizvesti ostale tri.Izvori iz industrije ističu da je GPU pločica TSMC N5 (5nm proces).

图片1

Intel je podijelio najnovije slike procesora Meteor Lake, koji će koristiti Intelov 4 procesni čvor (7nm proces) i prvi će se pojaviti na tržištu kao mobilni procesor sa šest velikih i dvije male jezgre.Čipovi Meteor Lake i Arrow Lake pokrivaju potrebe tržišta mobilnih i stolnih računala, dok će se Lunar Lake koristiti u tankim i laganim prijenosnicima, pokrivajući tržište od 15 W i niže.

Napredak u pakiranju i interkonekcijama brzo mijenja lice modernih procesora.Oba su sada jednako važna kao i temeljna tehnologija procesnog čvora – i nedvojbeno važnija na neki način.

Mnoga Intelova otkrića u ponedjeljak bila su usredotočena na njegovu tehnologiju pakiranja 3D Foveros, koja će se koristiti kao osnova za procesore Meteor Lake, Arrow Lake i Lunar Lake za potrošačko tržište.Ova tehnologija omogućuje Intelu okomito slaganje malih čipova na jedinstveni osnovni čip s Foveros interkonekcijama.Intel također koristi Foveros za svoje Ponte Vecchio i Rialto Bridge GPU-ove i Agilex FPGA-ove, tako da bi se mogao smatrati temeljnom tehnologijom za nekoliko tvrtkinih proizvoda sljedeće generacije.

Intel je ranije izveo 3D Foveros na tržište na svojim Lakefield procesorima male količine, ali Meteor Lake s 4 pločice i Ponte Vecchio s gotovo 50 pločica prvi su čipovi tvrtke koji se masovno proizvode s tom tehnologijom.Nakon Arrow Lakea, Intel će prijeći na novi UCI interconnect, koji će mu omogućiti ulazak u ekosustav čipseta koristeći standardizirano sučelje.

Intel je otkrio da će postaviti četiri Meteor Lake čipseta (nazvane "pločice/pločice" Intelovim jezikom) na vrh pasivnog Foveros međusloja/osnovne pločice.Osnovna pločica u Meteor Lakeu razlikuje se od one u Lakefieldu, koja se u određenom smislu može smatrati SoC-om.3D Foveros tehnologija pakiranja također podržava aktivni posrednički sloj.Intel kaže da koristi jeftin i štedljiv optimizirani 22FFL proces (isti kao Lakefield) za proizvodnju Foveros interposer sloja.Intel također nudi ažuriranu 'Intel 16' varijantu ovog čvora za svoje ljevaoničke usluge, ali nije jasno koju će verziju baze Meteor Lake koristiti Intel.

Intel će instalirati računalne module, I/O blokove, SoC blokove i grafičke blokove (GPU) koristeći Intel 4 procese na ovom posredničkom sloju.Sve ove jedinice dizajnirao je Intel i koriste Intelovu arhitekturu, ali TSMC će u njih ugraditi I/O, SoC i GPU blokove.To znači da će Intel proizvoditi samo CPU i Foveros blokove.

Izvori iz industrije otkrivaju da su I/O matrica i SoC napravljeni na TSMC-ovom N6 procesu, dok tGPU koristi TSMC N5.(Vrijedi napomenuti da Intel I/O pločicu naziva 'I/O Expander' ili IOE)

图片2

Budući čvorovi na planu Foverosa uključuju korake od 25 i 18 mikrona.Intel kaže da je čak i teoretski moguće postići razmak između izbočina od 1 mikrona u budućnosti korištenjem Hybrid Bonded Interconnects (HBI).

图片3

图片4


  • Prethodna:
  • Sljedeći:

  • Ovdje napišite svoju poruku i pošaljite nam je