Merrillchip Novo i originalno na zalihama Elektroničke komponente integrirani krug IC DS90UB928QSQX/NOPB

1.

FPDLINK je sabirnica diferencijalnog prijenosa velike brzine koju je dizajnirao TI, a uglavnom se koristi za prijenos slikovnih podataka, kao što su podaci kamere i zaslona.Standard se stalno razvija, od originalnog para linija koje prenose slike 720P@60fps do trenutne mogućnosti prijenosa 1080P@60fps, s naknadnim čipovima koji podržavaju čak i veće rezolucije slike.Udaljenost prijenosa je također vrlo velika, doseže oko 20 m, što ga čini idealnim za automobilske primjene.

FPDLINK ima brzi kanal naprijed za prijenos slikovnih podataka velike brzine i malog dijela kontrolnih podataka.Također postoji povratni kanal relativno niske brzine za prijenos povratnih kontrolnih informacija.Prednja i povratna komunikacija čine dvosmjerni kontrolni kanal, što dovodi do pametnog dizajna I2C u FPDLINK-u o kojem će se raspravljati u ovom radu.

FPDLINK se koristi sa serijalizatorom i deserializatorom uparenim zajedno, CPU se može spojiti na serijalizator ili deserializator, ovisno o aplikaciji.Na primjer, u aplikaciji kamere, senzor kamere povezuje se s serijalizatorom i šalje podatke deserializatoru, dok CPU prima podatke poslane iz deserijalizatora.U aplikaciji za prikaz, CPU šalje podatke u serijalizator, a deserializator prima podatke od serijalizatora i šalje ih na LCD zaslon za prikaz.

2.

CPU-ov i2c tada se može spojiti na serijalizator ili deserializerov i2c.FPDLINK čip prima I2C informacije koje šalje CPU i prenosi I2C informacije na drugi kraj putem FPDLINK-a.Kao što znamo, u i2c protokolu, SDA se sinkronizira preko SCL-a.U općim primjenama, podaci se zakače na uzlaznom rubu SCL-a, što zahtijeva da master ili slave budu spremni za podatke na padajućem rubu SCL-a.Međutim, u FPDLINK-u, budući da je prijenos FPDLINK-a vremenski ograničen, nema problema kada master šalje podatke, najviše slave uređaj prima podatke nekoliko sati kasnije nego što ih master šalje, ali postoji problem kada slave odgovara masteru. , na primjer, kada podređeni uređaj odgovori nadređenom uređaju s ACK kada se ACK prenese nadređenom uređaju, već je kasniji od vremena koje je poslao podređeni uređaj, tj. već je prošao kroz FPDLINK odgodu i možda je propustio uspon rub SCL-a.

Srećom, i2c protokol uzima u obzir ovu situaciju.Specifikacija i2c specificira svojstvo koje se zove i2c stretch, što znači da i2c podređeni uređaj može povući SCL prema dolje prije slanja ACK-a ako nije spreman, tako da glavni neće uspjeti kada pokuša povući SCL gore, tako da će glavni nastaviti pokušavati povucite SCL prema gore i pričekajte. Prema tome, kada analiziramo i2c valni oblik na FPDLINK Slave strani, otkrit ćemo da svaki put kada se pošalje dio adrese slave, postoji samo 8 bitova, a ACK će se odgovoriti kasnije.

TI-jev FPDLINK čip u potpunosti iskorištava ovu značajku, umjesto jednostavnog prosljeđivanja primljenog i2c valnog oblika (tj. zadržavanja iste brzine prijenosa kao pošiljatelj), on ponovno šalje primljene podatke brzinom prijenosa postavljenoj na FPDLINK čipu.Ovo je stoga važno imati na umu pri analizi i2c valnog oblika na FPDLINK Slave strani.CPU i2c brzina prijenosa podataka može biti 400K, ali i2c brzina prijenosa podataka na FPDLINK podređenoj strani je 100K ili 1M, ovisno o visokim i niskim postavkama SCL u FPDLINK čipu.