Novi originalni XC18V04VQG44C Spot Stock FPGA polje programibilnih logičkih nizova vrata Integrirani krugovi IC čipa

Atributi proizvoda

Dokumenti i mediji

Ekološke i izvozne klasifikacije

Dodatna sredstva

Xilinx memorija – Konfiguracijske postavke za FPGA

Xilinx predstavlja XC18V00 seriju PROM-ova konfiguracije unutar sustava (Slika 1).Uređaji u ovoj obitelji od 3,3 V uključuju 4-megabitni, 2-megabitni, 1-megabitni i 512-kilobitni PROM koji pružaju jednostavnu, isplativu metodu za reprogramiranje i pohranu Xilinx FPGA konfiguracijskih tokova bitova.

Kada je FPGA u glavnom serijskom načinu rada, generira konfiguracijski sat koji pokreće PROM.Kratko vrijeme pristupa nakon što su CE i OE omogućeni, podaci su dostupni na pinu PROM DATA (D0) koji je spojen na pin FPGA DIN.Novi podaci dostupni su kratko vrijeme pristupa nakon svakog rastućeg ruba takta.FPGA generira odgovarajući broj taktnih impulsa za dovršetak konfiguracije.Kada je FPGA u Slave Serial modu, PROM i FPGA taktiraju vanjski sat.

Kada je FPGA u Master Select MAP modu, FPGA generira konfiguracijski sat koji pokreće PROM.Kada je FPGA u Slave Parallel ili Slave Select MAP modu, vanjski oscilator generira konfiguracijski sat koji pokreće PROM i FPGA.Nakon što su CE i OE omogućeni, podaci su dostupni na DATA (D0-D7) pinovima PROM-a.Novi podaci dostupni su kratko vrijeme pristupa nakon svakog rastućeg ruba takta.Podaci se taktiraju u FPGA na sljedećem uzlaznom rubu CCLK.Oscilator koji radi slobodno može se koristiti u Slave Parallel ili Slave Select MAP modovima.

Više uređaja može se kaskadno spojiti korištenjem CEO izlaza za pokretanje CE ulaza sljedećeg uređaja.Ulazi takta i DATA izlazi svih PROM-ova u ovom lancu su međusobno povezani.Svi uređaji su kompatibilni i mogu se kaskadno povezati s drugim članovima obitelji ili s XC17V00 jednokratnom programibilnom serijskom PROM obitelji.