red_bg

proizvoda

XCF128XFTG64C Enkapsulacija BGA64 XL uređaji za konfiguraciju i pohranu visoke gustoće

Kratki opis:


Pojedinosti o proizvodu

Oznake proizvoda

Atributi proizvoda

TIP OPIS
Kategorija Integrirani krugovi (IC)

Memorija

Konfiguracijski programi za FPGA

Proizv AMD Xilinx
Niz -
Paket Ladica
Status proizvoda Zastario
Programabilni tip U Programibilnom sustavu
Veličina memorije 128 Mb
Napon – opskrba 1,7 V ~ 2 V
Radna temperatura -40°C ~ 85°C
Vrsta montaže Površinska montaža
Paket / Kutija 64-TBGA
Paket uređaja dobavljača 64-FTBGA (10×13)
Osnovni broj proizvoda XCF128

Dokumenti i mediji

VRSTA RESURSA VEZA
Liste podataka XCF128XFT(G)64C podatkovna tablica
Informacije o okolišu Xiliinx RoHS Cert

Xilinx REACH211 Cert

PCN Zastarjelost/ EOL Više uređaja 1. lipnja 2015

Mult Device EOL Rev3 9/svibanj/2016

Kraj života 10. SIJEČNJA 2022

Promjena statusa PCN dijela Dijelovi ponovno aktivirani 25. travnja 2016
HTML podatkovna tablica XCF128XFT(G)64C podatkovna tablica

Ekološke i izvozne klasifikacije

ATRIBUT OPIS
RoHS status Sukladno ROHS3
Razina osjetljivosti na vlagu (MSL) 3 (168 sati)
Status REACH REACH Bez utjecaja
ECCN 3A991B1A
HTSUS 8542.32.0071

Xilinx predstavlja XC18V00 seriju PROM-ova konfiguracije unutar sustava (Slika 1).Uređaji u ovoj obitelji od 3,3 V uključuju 4-megabitni, 2-megabitni, 1-megabitni i 512-kilobitni PROM koji pružaju jednostavnu, isplativu metodu za reprogramiranje i pohranu Xilinx FPGA konfiguracijskih tokova bitova.

Kada je FPGA u glavnom serijskom načinu rada, generira konfiguracijski sat koji pokreće PROM.Kratko vrijeme pristupa nakon što su CE i OE omogućeni, podaci su dostupni na pinu PROM DATA (D0) koji je spojen na pin FPGA DIN.Novi podaci dostupni su kratko vrijeme pristupa nakon svakog rastućeg ruba takta.FPGA generira odgovarajući broj taktnih impulsa za dovršetak konfiguracije.Kada je FPGA u Slave Serial modu, PROM i FPGA taktiraju vanjski sat.

Kada je FPGA u Master Select MAP modu, FPGA generira konfiguracijski sat koji pokreće PROM.Kada je FPGA u Slave Parallel ili Slave Select MAP modu, vanjski oscilator generira konfiguracijski sat koji pokreće PROM i FPGA.Nakon što su CE i OE omogućeni, podaci su dostupni na DATA (D0-D7) pinovima PROM-a.Novi podaci dostupni su kratko vrijeme pristupa nakon svakog rastućeg ruba takta.Podaci se taktiraju u FPGA na sljedećem uzlaznom rubu CCLK.Oscilator koji radi slobodno može se koristiti u Slave Parallel ili Slave Select MAP modovima.

Više uređaja može se kaskadno spojiti korištenjem CEO izlaza za pokretanje CE ulaza sljedećeg uređaja.Ulazi takta i DATA izlazi svih PROM-ova u ovom lancu su međusobno povezani.Svi uređaji su kompatibilni i mogu se kaskadno povezati s drugim članovima obitelji ili s XC17V00 jednokratnom programibilnom serijskom PROM obitelji.

 


  • Prethodna:
  • Sljedeći:

  • Ovdje napišite svoju poruku i pošaljite nam je