(Elektroničke komponente) 5V927PGGI8

Kratki opis:

Pošaljite nam e-poštu Preuzmite datumsku tablicu

Pojedinosti o proizvodu

Oznake proizvoda

Atributi proizvoda

TIP	OPIS
Kategorija	Integrirani krugovi (IC) Sat/Mjerenje vremena Generatori takta, PLL-ovi, sintesajzeri frekvencija
Proizv	Renesas Electronics America Inc
Niz	-
Paket	Traka i kolut (TR)
Status proizvoda	Zastario
Tip	Generator takta
PLL	Da s Bypassom
Ulazni	LVTTL, kristal
Izlaz	LVTTL
Broj krugova	1
Omjer – ulaz:izlaz	2:4
Diferencijal – Ulaz: Izlaz	Ne ne
Frekvencija – Max	160MHz
Razdjelnik/množilac	Da ne
Napon – opskrba	3V ~ 3,6V
Radna temperatura	-40°C ~ 85°C
Vrsta montaže	Površinska montaža
Paket / Kutija	16-TSSOP (0,173 inča, širina 4,40 mm)
Paket uređaja dobavljača	16-TSSOP
Osnovni broj proizvoda	IDT5V927

Dokumenti i mediji

VRSTA RESURSA	VEZA
Liste podataka	IDT5V927
PCN Zastarjelost/ EOL	Revizija 23. prosinca 2013 Više uređaja 28/10/2013
HTML podatkovna tablica	IDT5V927

Ekološke i izvozne klasifikacije

ATRIBUT	OPIS
Razina osjetljivosti na vlagu (MSL)	1 (neograničeno)
Status REACH	REACH Bez utjecaja
ECCN	EAR99
HTSUS	8542.39.0001

Dodatna sredstva

ATRIBUT	OPIS
Druga imena	5V927PGGI8
Standardni paket	4000

detalji o proizvodu
24-BITNI DIGITALNI PROCESOR SIGNALA

Motorola DSP56307, član obitelji DSP56300 programabilnih procesora digitalnih signala (DSP), podržava aplikacije bežične infrastrukture s općim operacijama filtriranja.Koprocesor poboljšanog filtera na čipu (EFCOP) obrađuje algoritme filtera paralelno s radom jezgre, čime se povećava ukupna izvedba i učinkovitost DSP-a.Kao i ostali članovi obitelji, DSP56307 koristi motor visokih performansi s jednim ciklusom takta po instrukciji (kod kompatibilan s popularnom obitelji Motorola DSP56000), bačvasti mjenjač, 24-bitno adresiranje, predmemoriju instrukcija i kontroler izravnog pristupa memoriji, kao na slici 1. DSP56307 nudi izvedbu na 100 milijuna instrukcija (MIPS) u sekundi koristeći interni takt od 100 MHz s jezgrom od 2,5 volta i neovisnom ulazno/izlaznom snagom od 3,3 volta.

Pregled
Koristeći drugu generaciju ASMBL (Advanced Silicon Modular Block) arhitekture temeljene na stupcima, XC5VLX330T-3FFG1738I sadrži pet različitih platformi (podobitelji), najveći izbor koji nudi bilo koja FPGA obitelj.Svaka platforma sadrži drugačiji omjer značajki kako bi se odgovorilo na potrebe širokog spektra naprednih logičkih dizajna.Uz najnapredniju logičku strukturu visokih performansi, XC5VLX330T-3FFG1738I FPGA sadrži mnoge hard-IP blokove na razini sustava, uključujući moćne 36-Kbit blokove RAM/FIFO, drugu generaciju 25 x 18 DSP odsječaka, Select IO tehnologiju s ugrađenim u digitalno kontroliranoj impedanciji, Chip Sync izvorno-sinkronim blokovima sučelja, funkciji nadzora sustava,

OSOBINE
DSP56300 jezgra visokih performansi
● 100 milijuna instrukcija u sekundi (MIPS) s taktom od 100 MHz na jezgri od 2,5 V i 3,3 VI/O
● Objektni kod kompatibilan s jezgrom DSP56000
● Visoko paralelan skup instrukcija
● Data aritmetičko-logička jedinica (ALU)
- Potpuno cjevovodni 24 x 24-bitni paralelni množitelj-akumulator
- 56-bitni paralelni bačvasti pomak (brzi pomak i normalizacija; generiranje i raščlanjivanje toka bitova)
- Uvjetne ALU upute
- 24-bitna ili 16-bitna aritmetička podrška pod kontrolom softvera
● Programska upravljačka jedinica (PCU)
- Podrška za šifru neovisnu o položaju (PIC).
- Načini adresiranja optimizirani za DSP aplikacije (uključujući neposredne pomake)
- Kontroler predmemorije instrukcija na čipu
- Hardverski skup koji se može proširiti memorijom na čipu
- Ugniježđene hardverske DO petlje
- Brzi automatski povratni prekidi
● Izravni pristup memoriji (DMA)
- Šest DMA kanala koji podržavaju interne i eksterne pristupe
- Jedno-, dvo- i trodimenzionalni prijenosi (uključujući kružni međuspremnik)
- Prekidi prijenosa na kraju bloka
- Okidanje iz prekidnih linija i svih perifernih uređaja
● Fazno zaključana petlja (PLL)
- Omogućuje promjenu faktora dijeljenja niske snage (DF) bez gubitka zaključavanja
- Izlazni sat s eliminacijom iskrivljenja
● Podrška za uklanjanje pogrešaka hardvera
- Modul za emulaciju na čipu (na CE).
- Zajednička ispitna akcijska grupa (JTAG) ispitni pristupni priključak (TAP)
- Način praćenja adrese odražava interne pristupe RAM-u programa na vanjskom priključku