XC7Z100-2FFG900I – integrirani krugovi, ugrađeni, sustav na čipu (SoC)

Osnovna SoC arhitektura

Tipična arhitektura sustava na čipu sastoji se od sljedećih komponenti:
- Najmanje jedan mikrokontroler (MCU) ili mikroprocesor (MPU) ili digitalni procesor signala (DSP), ali može postojati više procesorskih jezgri.
- Memorija može biti jedna ili više RAM-a, ROM-a, EEPROM-a i flash memorije.
- Oscilator i krug fazno zaključane petlje za davanje vremenskih impulsnih signala.
- Periferije koje se sastoje od brojača i mjerača vremena, krugova napajanja.
- Sučelja za različite standarde povezivanja kao što su USB, FireWire, Ethernet, univerzalni asinkroni primopredajnik i serijska periferna sučelja, itd.
- ADC/DAC za pretvorbu između digitalnih i analognih signala.
- Regulacijski krugovi i regulatori napona.
Ograničenja SoC-ova

Trenutno je dizajn SoC komunikacijskih arhitektura relativno zreo.Većina tvrtki za proizvodnju čipova koristi SoC arhitekturu za svoju proizvodnju čipova.Međutim, kako komercijalne aplikacije nastavljaju težiti koegzistenciji i predvidljivosti instrukcija, broj jezgri integriranih u čip nastavit će se povećavati, a SoC arhitekturama temeljenim na sabirnici bit će sve teže zadovoljiti rastuće zahtjeve računalstva.Glavne manifestacije toga su
1. slaba skalabilnost.Projektiranje soC sustava počinje analizom zahtjeva sustava, koja identificira module u hardverskom sustavu.Kako bi sustav ispravno radio, položaj svakog fizičkog modula u SoC-u na čipu je relativno fiksan.Nakon što je fizički dizajn dovršen, potrebno je izvršiti izmjene, što zapravo može biti proces redizajna.S druge strane, SoC-ovi temeljeni na arhitekturi sabirnice ograničeni su u broju procesorskih jezgri koje se mogu proširiti na njih zbog inherentnog arbitražnog komunikacijskog mehanizma arhitekture sabirnice, tj. samo jedan par procesorskih jezgri može komunicirati u isto vrijeme.
2. S arhitekturom sabirnice koja se temelji na ekskluzivnom mehanizmu, svaki funkcionalni modul u SoC-u može komunicirati s drugim modulima u sustavu tek nakon što stekne kontrolu nad sabirnicom.U cjelini, kada modul dobije pravo arbitraže sabirnice za komunikaciju, ostali moduli u sustavu moraju čekati dok se sabirnica ne oslobodi.
3. Problem sinkronizacije jednog sata.Struktura sabirnice zahtijeva globalnu sinkronizaciju, međutim, kako veličina značajke procesa postaje sve manja i manja, radna frekvencija brzo raste, dosežući 10 GHz kasnije, utjecaj uzrokovan kašnjenjem veze bit će toliko ozbiljan da je nemoguće dizajnirati globalno stablo sata , a zbog ogromne taktne mreže, njegova će potrošnja energije zauzeti većinu ukupne potrošnje energije čipa.