(Novo i originalno) Na zalihama 3S200A-4FTG256C IC čip XC3S200A-4FTG256C

Atributi proizvoda

 Niz vrata koji se može programirati poljem

 Apoljem programabilni niz vrata(FPGA) jeintegrirani krugdizajniran da ga konfigurira kupac ili dizajner nakon proizvodnje – otuda i taj izrazpolje-programabilno.Konfiguracija FPGA općenito se specificira pomoću ajezik opisa hardvera(HDL), sličan onome koji se koristi za anintegrirani sklop specifičan za primjenu(ASIC).Dijagrami strujnih krugovaprije su se koristili za određivanje konfiguracije, ali to je sve rjeđe zbog pojaveautomatizacija elektroničkog dizajnaalata.

FPGA sadrži niz odprogramabilan logički blokovi, i hijerarhiju rekonfigurabilnih interkonekcija koji omogućuju povezivanje blokova zajedno.Logički blokovi mogu se konfigurirati za izvođenje složenihkombinacijske funkcije, ili se ponašajte jednostavnologička vrataKaoIiXOR.U većini FPGA, logički blokovi također uključujumemorijski elementi, što može biti jednostavnoJapankeili potpunije blokove memorije.^[1]Mnogi FPGA mogu se reprogramirati za implementaciju različitihlogičke funkcije, omogućujući fleksibilanrekonfigurabilno računalstvokako se izvodi uračunalni softver.

FPGA imaju izuzetnu ulogu uugrađeni sustavrazvoj zbog njihove sposobnosti pokretanja razvoja softvera sustava istovremeno s hardverom, omogućavanja simulacija performansi sustava u vrlo ranoj fazi razvoja i dopuštanja raznih probnih procesa sustava i iteracija dizajna prije finaliziranja arhitekture sustava.^[2]

Povijest[Uredi]

Industrija FPGA proizašla je izprogramabilna memorija samo za čitanje(MATURALNA) iprogramabilni logički uređaji(PLD-ovi).I PROM i PLD imali su mogućnost programiranja u serijama u tvornici ili na terenu (programiranje na terenu).^[3]

Alteraosnovana je 1983. godine i isporučila je prvi reprogramabilni logički uređaj u industriji 1984. godine – EP300 – koji je sadržavao kvarcni prozor u paketu koji je korisnicima omogućavao da osvijetle ultraljubičastu lampu na matricu kako bi izbrisaliEPROMćelije koje su držale konfiguraciju uređaja.^[4]

Xilinxproizveo prvi komercijalno održiv terenski programibilanniz vrata1985. godine^[3]– XC2064.^[5]XC2064 je imao programabilna vrata i programibilne interkonekcije između vrata, početak nove tehnologije i tržišta.^[6]XC2064 je imao 64 konfigurabilna logička bloka (CLB), s dva tri ulazatablice pretraživanja(LUT-ovi).^[7]

Godine 1987.,Središte pomorskog površinskog ratovanjafinancirao eksperiment koji je predložio Steve Casselman za razvoj računala koje bi implementiralo 600 000 reprogramabilnih vrata.Casselman je bio uspješan i patent povezan sa sustavom izdan je 1992.^[3]

Altera i Xilinx nastavili su bez izazova i brzo rasli od 1985. do sredine 1990-ih kada su se pojavili konkurenti, koji su izgubili značajan dio njihovog tržišnog udjela.Do 1993. Actel (sadaMicrosemi) opsluživao je oko 18 posto tržišta.^[6]

1990-e bile su razdoblje brzog rasta za FPGA, kako u sofisticiranosti sklopova tako iu obujmu proizvodnje.Početkom 1990-ih FPGA su se prvenstveno koristile utelekomunikacijaiumrežavanje.Do kraja desetljeća, FPGA su se našli u potrošačkim, automobilskim i industrijskim aplikacijama.^[8]

Do 2013. Altera (31 posto), Actel (10 posto) i Xilinx (36 posto) zajedno su predstavljali približno 77 posto tržišta FPGA.^[9]

Tvrtke poput Microsofta počele su koristiti FPGA za ubrzavanje računalno intenzivnih sustava visokih performansi (poputpodatkovni centrikoji upravljaju svojimBing tražilica), zbogučinak po vatuprednost FPGA donosi.^[10]Microsoft je počeo koristiti FPGA zaubrzatiBing je 2014., a 2018. počeo implementirati FPGA u radnim opterećenjima drugih podatkovnih centara za svojeAzurno računalni oblakplatforma.^[11]

Sljedeći vremenski okviri pokazuju napredak u različitim aspektima dizajna FPGA:

Vrata

• 1987: 9000 vrata, Xilinx^[6]
• 1992.: 600 000, Odjel pomorskog površinskog ratovanja^[3]
• Rane 2000-e: milijuni^[8]
• 2013.: 50 milijuna, Xilinx^[12]

Veličina tržišta

• 1985: Prvi komercijalni FPGA: Xilinx XC2064^[5][6]
• 1987.: 14 milijuna dolara^[6]
• c.1993.: >385 milijuna dolara^{[6][neuspjela provjera]}
• 2005.: 1,9 milijardi dolara^[13]
• Procjene za 2010.: 2,75 milijardi dolara^[13]
• 2013.: 5,4 milijarde dolara^[14]
• Procjena za 2020.: 9,8 milijardi dolara^[14]

Dizajn počinje

Apočetak dizajnaje novi prilagođeni dizajn za implementaciju na FPGA.

• 2005: 80.000^[15]
• 2008.: 90.000^[16]

Oblikovati[Uredi]

Suvremeni FPGA imaju velike resurselogička vratai RAM blokovi za implementaciju složenih digitalnih izračuna.Budući da FPGA dizajni koriste vrlo brze I/O brzine i dvosmjerne podatkeautobusi, postaje izazov provjeriti točan vremenski raspored valjanih podataka unutar vremena postavljanja i vremena zadržavanja.

Tlocrtno planiranjeomogućuje raspodjelu resursa unutar FPGA kako bi se zadovoljila ova vremenska ograničenja.FPGA se mogu koristiti za implementaciju bilo koje logičke funkcije kojaASICmože izvesti.Mogućnost ažuriranja funkcionalnosti nakon otpreme,djelomična rekonfiguracijadijela dizajna^[17]i niski jednokratni inženjerski troškovi u odnosu na ASIC dizajn (bez obzira na općenito višu jediničnu cijenu), nude prednosti za mnoge primjene.^[1]

Neki FPGA imaju analogne značajke uz digitalne funkcije.Najčešća analogna značajka je programabilnabrzina usporavanjana svakom izlaznom pinu, omogućujući inženjeru da postavi niske stope na malo opterećene pinove koji bi inačeprsteniliparneprihvatljivo, i postaviti veće stope na jako opterećenim pinovima na brzim kanalima koji bi inače radili presporo.^[18][19]Također su uobičajeni kvarcnikristalni oscilatori, oscilatori otpor-kapacitivnost na čipu ifazno zaključane petljes ugrađenimnaponski upravljani oscilatorikoristi se za generiranje i upravljanje taktom, kao i za brzi serijalizator-deserijalizator (SERDES) prijenos taktova i oporavak takta prijamnika.Dosta česti su diferencijalniusporednicina ulaznim pinovima dizajniranim za spajanjediferencijalna signalizacijakanala.Nekoliko "mješoviti signalFPGA” imaju integriranu periferijuanalogno-digitalni pretvarači(ADC) idigitalno-analogni pretvarači(DAC) s analognim blokovima za kondicioniranje signala koji im omogućuju da rade kaosustav-na-čipu(SoC).^[20]Takvi uređaji brišu granicu između FPGA, koji nosi digitalne jedinice i nule na svom internom programibilnom međusklopu, ipoljem programabilni analogni niz(FPAA), koji prenosi analogne vrijednosti na svojoj internoj programibilnoj strukturi povezivanja.

Logički blokovi [Uredi]

Glavni članak:Logički blok

Pojednostavljeni primjer ilustracije logičke ćelije (LUT –Pregledna tablica, FA –Puna zbrajalica, DFF –D-tip flip-flop)

Najčešća FPGA arhitektura sastoji se od nizalogički blokovi(koji se nazivaju konfigurabilni logički blokovi, CLB-ovi ili blokovi logičkog niza, LAB-ovi, ovisno o dobavljaču),I/O jastučićii kanale za usmjeravanje.^[1]Općenito, svi kanali za usmjeravanje imaju istu širinu (broj žica).Više I/O jastučića može stati u visinu jednog retka ili širinu jednog stupca u nizu.

“Aplikacijski sklop mora biti mapiran u FPGA s odgovarajućim resursima.Dok se broj potrebnih CLB-ova/LAB-ova i I/O-a lako određuje iz dizajna, broj potrebnih staza za usmjeravanje može znatno varirati čak i među dizajnima s istom količinom logike.(Na primjer, apoprečni prekidačzahtijeva mnogo više usmjeravanja nego asistolički nizs istim brojem vrata.Budući da neiskorištene staze za usmjeravanje povećavaju cijenu (i smanjuju izvedbu) dijela bez pružanja ikakve koristi, proizvođači FPGA pokušavaju osigurati dovoljno staza kako bi većina dizajna odgovarala u smislutablice pretraživanja(LUT-ovi) i I/O mogu bitipreusmjeren.To je određeno procjenama kao što su one izvedene izPravilo renteili eksperimentima s postojećim dizajnom.”^[21]Od 2018.mreža na čipurazvijaju se arhitekture za usmjeravanje i međusobno povezivanje.^{[potreban je citat]}

Općenito, logički blok sastoji se od nekoliko logičkih ćelija (koje se nazivaju ALM, LE, slice itd.).Tipična ćelija sastoji se od LUT-a s 4 ulaza, apuna zbrajalica(FA) i aD-tip flip-flop.Oni se mogu podijeliti u dva LUT-a s 3 ulaza.Unormalni modoni se kombiniraju u LUT s 4 ulaza kroz prvimultiplekser(mux).Uaritmetikamodu, njihovi se izlazi šalju u zbrajalo.Odabir načina programiran je u drugom muxu.Izlaz može biti bilo kojisinkroniiliasinkroni, ovisno o programiranju trećeg muxa.U praksi se cijela ili dijelovi zbrajalicepohranjeni kao funkcijeu LUT-ove kako biste uštedjeliprostor.^[22][23][24]

Tvrdi blokovi [Uredi]

Moderne obitelji FPGA proširuju gore navedene mogućnosti kako bi uključile funkcionalnost više razine fiksirane u siliciju.Imati ove zajedničke funkcije ugrađene u krug smanjuje potrebno područje i daje tim funkcijama veću brzinu u usporedbi s njihovom izgradnjom od logičkih primitiva.Primjeri za to uključujumnožitelji, generičkiDSP blokovi,ugrađeni procesori, brza I/O logika i ugrađenasjećanja.

FPGA više klase mogu sadržavati veliku brzinumulti-gigabitni primopredajniciitvrde IP jezgrekao nprprocesorske jezgre,Ethernet srednje jedinice za kontrolu pristupa,PCI/PCI Expresskontrolere i kontrolere vanjske memorije.Ove jezgre postoje uz programabilnu strukturu, ali su izgrađene od njihtranzistoriumjesto LUT-ova tako da imaju ASIC razinuizvođenjeiPotrošnja energijebez trošenja značajne količine resursa tkanine, ostavljajući više tkanine slobodnim za logiku specifičnu za aplikaciju.Multi-gigabitni primopredajnici također sadrže analogne ulazne i izlazne sklopove visokih performansi zajedno sa serijalizatorima i deserijalizatorima velike brzine, komponentama koje se ne mogu sagraditi od LUT-ova.Funkcionalnost fizičkog sloja više razine (PHY) kao što jekodiranje linijamože ili ne mora biti implementiran uz serijalizatore i deserializatore u hard logici, ovisno o FPGA.